PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Hideki KAWAI

Serial No.: New Application

Filed: March 3, 2004

For: DATA TRANSFER CONTROL DEVICE

CLAIM FOR PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following country is hereby requested for the above-identified application and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Patent Appln. No. 2003-056463 filed March 4, 2003.

In support of this claim, a certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. 119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

PARKHURST & WENDEL, L.L.P.

March 3, 2004

Date

Roger W. Parkhurst

Registration No. 25,177

RWP/ame

Attorney Docket No. <u>YMOR:309</u>
PARKHURST & WENDEL, L.L.P.
1421 Prince Street, Suite 210
Alexandria, Virginia 22314-2805

Telephone: (703) 739-0220

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 3月 4日

出 願 番 号 Application Number:

特願2003-056463

[ST. 10/C]:

[JP2003-056463]

出 願 人
Applicant(s):

松下電器産業株式会社

7

2004年 1月21日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

5037740116

【提出日】

平成15年 3月 4日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 13/36

G06F 13/28

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

河合 秀樹

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100113859

【弁理士】

【氏名又は名称】

板垣 孝夫

【電話番号】

06-6532-4025

【選任した代理人】

【識別番号】

100068087

【弁理士】

【氏名又は名称】

森本 義弘

【電話番号】

06-6532-4025

【手数料の表示】

【予納台帳番号】

200105

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

データ転送制御装置

【特許請求の範囲】

【請求項1】

プライマリPCIバス,セカンダリPCIバスおよび外部記憶装置と接続され、前記プライマリPCIバスおよび前記セカンダリPCIバスの前記外部記憶装置とのアクセスを制御するデータ転送制御装置であって、

前記プライマリPCIバスの転送期間をクロックサイクル数でカウントするP-PCIバス側カウンタ回路と、

前記P-PCIバス側カウンタ回路のカウンタ数と前記S-PCIバス側カウンタ回路のカウンタ数より前記プライマリPCIバスのTRDY#のアサートタイミングと前記プライマリPCIバスおよび前記セカンダリPCIバスのアクセス制御を行うスケジューラ回路と、

前記スケジューラ回路の制御に応じて前記プライマリPCIバスと前記セカンダリPCIバスのアクセスを調停するアービタ回路と、

前記アービタ回路の調停に応じた前記セカンダリPCIバスの前記外部記憶装置へのアクセスに対するインタフェースとなるS-PCIバスインタフェース回路と、

前記アービタ回路の調停に応じた前記プライマリPCIバスと前記外部記憶装置間のアクセスに対するインタフェースおよび前記スケジューラの制御に応じたTRDY#のアサートタイミングの調停を行うP-PCIバスインタフェース回路と、

前記プライマリPCIバスまたは前記セカンダリPCIバスへの前記外部記憶 装置へのアクセスを調停するメモリインタフェース回路と

を有し、前記プライマリPCIバスの前記外部記憶装置に対するバースト転送中 に前記セカンダリPCIバスの前記外部記憶装置に対するアクセスが発生した時 に、前記セカンダリPCIバスの前記外部記憶装置に対するアクセス直前の前記

2/

プライマリPCIバスの前記外部記憶装置に対するバースト転送のTRDY#信号のアサートを、次の前記プライマリPCIバスの前記外部記憶装置に対するバースト転送のTRDY#信号のアサートまでの期間がバースト転送継続の規格値を満たすように遅らせることを特徴とするデータ転送制御装置。

【請求項2】

プライマリPCIバス,セカンダリPCIバスおよび外部記憶装置と接続され、前記プライマリPCIバスおよび前記セカンダリPCIバスの前記外部記憶装置とのアクセスを制御するデータ転送制御装置であって、

前記プライマリPCIバスの転送期間をクロックサイクル数でカウントするP-PCIバス側カウンタ回路と、

前記P-PCIバス側カウンタ回路のカウンタ数と前記S-PCIバス側カウンタ回路のカウンタ数より前記プライマリPCIバスのTRDY#のアサートタイミングと前記プライマリPCIバスおよび前記セカンダリPCIバスのアクセス制御を行うスケジューラ回路と、

前記スケジューラ回路の制御に応じて前記プライマリPCIバスと前記セカンダリPCIバスのアクセスを調停するアービタ回路と、

前記アービタ回路の調停に応じた前記セカンダリPCIバスの前記外部記憶装置へのアクセスに対するインタフェースとなるS-PCIバスインタフェース回路と、

前記アービタ回路の調停に応じた前記プライマリPCIバスと前記外部記憶装置へのアクセスに対するインタフェースおよび前記スケジューラの制御に応じたTRDY#のアサートタイミングの調停を行うP-PCIバスインタフェース回路と、

前記プライマリPCIバスまたは前記セカンダリPCIバスへの前記外部記憶 装置へのアクセスを調停するメモリインタフェース回路と

を有し、前記プライマリPCIバスの前記外部記憶装置に対するバースト転送中 に複数の前記セカンダリPCIバスの前記外部記憶装置に対するアクセスが発生

3/

した時に、前記プライマリPCIバスの前記外部記憶装置に対するアクセスと前記セカンダリPCIバスの前記外部記憶装置に対するアクセスを繰り返し、前記セカンダリPCIバスの前記外部記憶装置に対する各アクセス直前の前記プライマリPCIバスの前記外部記憶装置に対するバースト転送のTRDY#信号のアサートを、次の前記プライマリPCIバスの前記外部記憶装置に対するバースト転送のTRDY#信号のアサートまでの期間がバースト転送継続の規格値を満たすように遅らせることを特徴とするデータ転送制御装置。

【請求項3】

プライマリPCIバス,セカンダリPCIバスおよび外部記憶装置と接続され、前記プライマリPCIバスおよび前記セカンダリPCIバスの前記外部記憶装置とのアクセスを制御するデータ転送制御装置であって、

前記プライマリPCIバスおよび前記セカンダリPCIバスのアクセス制御を行い、前記プライマリPCIバスの前記外部記憶装置に対するバースト転送中に前記セカンダリPCIバスの前記外部記憶装置に対するアクセスが発生した時に前記プライマリPCIバスをディスコネクトして前記セカンダリPCIバスの前記外部記憶装置に対するアクセス要求を行い、続けて前記プライマリPCIバスの前記外部記憶装置に対するアクセス要求を行うように制御するスケジューラ回路と、

前記スケジューラ回路の制御に応じて前記プライマリPCIバスと前記セカンダリPCIバスのアクセスを調停するアービタ回路と、

前記アービタ回路の調停に応じた前記セカンダリPCIバスの前記外部記憶装置へのアクセスに対するインタフェースとなるS-PCIバスインタフェース回路と、

前記アービタ回路の調停に応じた前記プライマリPCIバスと前記外部記憶装置へのアクセスに対するインタフェースを行うP-PCIバスインタフェース回路と、

前記プライマリPCIバスまたは前記セカンダリPCIバスへの前記外部記憶 装置へのアクセスを調停するメモリインタフェース回路と

を有し、前記プライマリPCIバスの前記外部記憶装置に対するバースト転送中

に前記セカンダリPCIバスの前記外部記憶装置に対するアクセスが発生した時に、前記セカンダリPCIバスの前記外部記憶装置に対するアクセス中に前記プライマリPCIバスの前記外部記憶装置に対する転送準備を行うことを特徴とするデータ転送制御装置。

【請求項4】

前記外部記憶装置はデータバス幅が32ビットであり、前記プライマリPCIバスの前記外部記憶装置に対するバースト転送および前記セカンダリPCIバスの前記外部記憶装置に対するアクセスも32ビット単位で行われることを特徴とする請求項1または請求項2または請求項3のいずれかに記載のデータ転送制御装置。

【請求項5】

前記外部記憶装置はデータバス幅が16ビットであり、前記プライマリPCIバスの前記外部記憶装置に対する32ビットのバースト転送は上位,下位に分割されて16ビットずつ行われ、前記セカンダリPCIバスの前記外部記憶装置に対するアクセスも16ビット単位で行われることを特徴とする請求項1または請求項2または請求項3のいずれかに記載のデータ転送制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、複数のPCIバスを有するシステムにおいて複数のPCIバス間の データ転送を制御するデータ転送制御装置に関する。

[0002]

【従来の技術】

PCI (Peripheral Component Interconnect) バスの詳細は、PCI Local bus Specification, Rev. 2.1等で説明されている。PCIバスは、32本の信号線においてアドレス転送とデータ転送とを時分割にマルチプレクスして行うという特徴を有する。マルチプレクスによる転送を行えば、ある周辺装置の記憶装置において連続アドレスに格納されているようなデータを他の周辺装置に高速に転送することができる。PCIバスを介してのデータ転送はPCIバスにおける

使用権の獲得が必須要件であり、PCIバスに接続されている複数のデバイス何れか一つのデバイスに使用権を授与するのは、PCIバスに対して必ず設けられているマスタデバイスである。

[0003]

この時、2本のPCIバスにおいて、一方のPCIバスに接続されたデバイスが、データ転送制御装置に接続された外部記憶媒体へバースト転送する時、そのバースト転送を中断させないためには、1つのデータ転送が完了した後、8クロックサイクル以内に次のデータ転送を完了する必要がある(非特許文献1参照)

[0004]

【非特許文献1】

PCI Local bus Specification, Rev. 2.1

第2章 PCIシステムアーキテクチャの概要

第6章 バスサイクル動作の詳細

第8章 マスタターミネーションとターゲットターミネーション

[0005]

【発明が解決しようとする課題】

しかしながら、図2の従来技術におけるデータ転送制御装置の動作を示すタイミングチャートに示すように、メモリアクセスに5クロックサイクル要し、プライマリPCIバス(以下P-PCIバスと称す)側でデータ転送の間隔が5クロックサイクルのバースト転送が行われているとき、セカンダリPCIバス(以下S-PCIバスと称す)側で当該ターゲットデバイスに対するαクロックサイクル分のアクセスが発生すると、S-PCIバスからのメモリアクセス後のP-PCIバスのデータ転送が完了するのは前回のデータ転送が完了してから、S-PCI側転送クロックサイクルα+P-PCI側メモリアクセス5クロックサイクル+P-PCI側転送5クロックサイクル=10+αクロックサイクル必要となる。従って、8クロックルールに間に合わず、PCIバスで規定されている8クロックルールを守りながら両方のメモリへのアクセスをアービトレーションすることができなくなるために、バースト転送が中断されることがあり、データ転送

6/

を高速に行うことができなくなるという問題点があった。

[0006]

本発明の目的は、P-PCIバス側バースト転送中、S-PCIバス側アクセスが発生しても、高速なデータ転送を実現することである。

[0007]

【課題を解決するための手段】

上記目的を達成するために本発明の請求項1記載のデータ転送制御装置は、プ ライマリPCIバス,セカンダリPCIバスおよび外部記憶装置と接続され、前 記プライマリPCIバスおよび前記セカンダリPCIバスの前記外部記憶装置と のアクセスを制御するデータ転送制御装置であって、前記プライマリPCIバス の転送期間をクロックサイクル数でカウントするP-PCIバス側カウンタ回路 と、前記セカンダリPCIバスの転送期間をクロックサイクル数でカウントする S-PCIバス側カウンタ回路と、前記P-PCIバス側カウンタ回路のカウン タ数と前記S-PCIバス側カウンタ回路のカウンタ数より前記プライマリPC IバスのTRDY#のアサートタイミングと前記プライマリPCIバスおよび前 記セカンダリPCIバスのアクセス制御を行うスケジューラ回路と、前記スケジ ューラ回路の制御に応じて前記プライマリPCIバスと前記セカンダリPCIバ スのアクセスを調停するアービタ回路と、前記アービタ回路の調停に応じた前記 セカンダリPCIバスの前記外部記憶装置へのアクセスに対するインタフェース となるS-PCIバスインタフェース回路と、前記アービタ回路の調停に応じた 前記プライマリPCIバスと前記外部記憶装置間のアクセスに対するインタフェ ースおよび前記スケジューラの制御に応じたTRDY#のアサートタイミングの 調停を行うP-PCIバスインタフェース回路と、前記プライマリPCIバスま たは前記セカンダリPCIバスへの前記外部記憶装置へのアクセスを調停するメ モリインタフェース回路とを有し、前記プライマリPCIバスの前記外部記憶装 置に対するバースト転送中に前記セカンダリPCIバスの前記外部記憶装置に対 するアクセスが発生した時に、前記セカンダリPCIバスの前記外部記憶装置に 対するアクセス直前の前記プライマリPCIバスの前記外部記憶装置に対するバ ースト転送のTRDY#信号のアサートを、次の前記プライマリPCIバスの前 記外部記憶装置に対するバースト転送のTRDY#信号のアサートまでの期間が バースト転送継続の規格値を満たすように遅らせることを特徴とする。

[0008]

請求項2記載のデータ転送制御装置は、プライマリPCIバス、セカンダリP CIバスおよび外部記憶装置と接続され、前記プライマリPCIバスおよび前記 セカンダリPCIバスの前記外部記憶装置とのアクセスを制御するデータ転送制 御装置であって、前記プライマリPCIバスの転送期間をクロックサイクル数で カウントするP-PCIバス側カウンタ回路と、前記セカンダリPCIバスの転 送期間をクロックサイクル数でカウントするS-PCIバス側カウンタ回路と、 前記P-PCIバス側カウンタ回路のカウンタ数と前記S-PCIバス側カウン 夕回路のカウンタ数より前記プライマリPCIバスのTRDY#のアサートタイ ミングと前記プライマリPCIバスおよび前記セカンダリPCIバスのアクセス 制御を行うスケジューラ回路と、前記スケジューラ回路の制御に応じて前記プラ イマリPCIバスと前記セカンダリPCIバスのアクセスを調停するアービタ回 路と、前記アービタ回路の調停に応じた前記セカンダリPCIバスの前記外部記 憶装置へのアクセスに対するインタフェースとなるS-PCIバスインタフェー ス回路と、前記アービタ回路の調停に応じた前記プライマリPCIバスと前記外 部記憶装置へのアクセスに対するインタフェースおよび前記スケジューラの制御 に応じたTRDY#のアサートタイミングの調停を行うP-PCIバスインタフ ェース回路と、前記プライマリPCIバスまたは前記セカンダリPCIバスへの 前記外部記憶装置へのアクセスを調停するメモリインタフェース回路とを有し、 前記プライマリPCIバスの前記外部記憶装置に対するバースト転送中に複数の 前記セカンダリPCIバスの前記外部記憶装置に対するアクセスが発生した時に 、前記プライマリPCIバスの前記外部記憶装置に対するアクセスと前記セカン ダリPCIバスの前記外部記憶装置に対するアクセスを繰り返し、前記セカンダ リPCIバスの前記外部記憶装置に対する各アクセス直前の前記プライマリPC Iバスの前記外部記憶装置に対するバースト転送のTRDY#信号のアサートを 、次の前記プライマリPCIバスの前記外部記憶装置に対するバースト転送のT RDY#信号のアサートまでの期間がバースト転送継続の規格値を満たすように 遅らせることを特徴とする。

[0009]

請求項3記載のデータ転送制御装置は、プライマリPCIバス、セカンダリP CIバスおよび外部記憶装置と接続され、前記プライマリPCIバスおよび前記 セカンダリPCIバスの前記外部記憶装置とのアクセスを制御するデータ転送制 御装置であって、前記プライマリPCIバスおよび前記セカンダリPCIバスの アクセス制御を行い、前記プライマリPCIバスの前記外部記憶装置に対するバ ースト転送中に前記セカンダリPCIバスの前記外部記憶装置に対するアクセス が発生した時に前記プライマリPCIバスをディスコネクトして前記セカンダリ PCIバスの前記外部記憶装置に対するアクセス要求を行い、続けて前記プライ マリPCIバスの前記外部記憶装置に対するアクセス要求を行うように制御する スケジューラ回路と、前記スケジューラ回路の制御に応じて前記プライマリPC Ⅰバスと前記セカンダリPCⅠバスのアクセスを調停するアービタ回路と、前記 アービタ回路の調停に応じた前記セカンダリPCIバスの前記外部記憶装置への アクセスに対するインタフェースとなるS-PCIバスインタフェース回路と、 前記アービタ回路の調停に応じた前記プライマリPCIバスと前記外部記憶装置 へのアクセスに対するインタフェースを行うP-PCIバスインタフェース回路 と、前記プライマリPCIバスまたは前記セカンダリPCIバスへの前記外部記 憶装置へのアクセスを調停するメモリインタフェース回路とを有し、前記プライ マリPCIバスの前記外部記憶装置に対するバースト転送中に前記セカンダリP CIバスの前記外部記憶装置に対するアクセスが発生した時に、前記セカンダリ PCIバスの前記外部記憶装置に対するアクセス中に前記プライマリPCIバス の前記外部記憶装置に対する転送準備を行うことを特徴とする。

$[0\ 0\ 1\ 0]$

請求項4記載のデータ転送制御装置は、請求項1または請求項2または請求項3のいずれかに記載のデータ転送制御装置において、前記外部記憶装置はデータバス幅が32ビットであり、前記プライマリPCIバスの前記外部記憶装置に対するバースト転送および前記セカンダリPCIバスの前記外部記憶装置に対するアクセスも32ビット単位で行われることを特徴とする。

[0011]

請求項5記載のデータ転送制御装置は、請求項1または請求項2または請求項3のいずれかに記載のデータ転送制御装置において、前記外部記憶装置はデータバス幅が16ビットであり、前記プライマリPCIバスの前記外部記憶装置に対する32ビットのバースト転送は上位,下位に分割されて16ビットずつ行われ、前記セカンダリPCIバスの前記外部記憶装置に対するアクセスも16ビット単位で行われることを特徴とする。

[0012]

以上のように、P-PCIバス側バースト転送中にS-PCIバス側アクセスが発生しても、高速なデータ転送を実現することができる。

[0013]

【発明の実施の形態】

本発明の実施の形態について説明する前に、PCIバスの使用権について説明する。

●使用権の獲得

PCIバスの使用権は、使用権獲得を要求する要求信号(以下、REQ)をマスタデバイスに送出して、バスマスタより出力される許可信号(以下、GNT)を受けることにより各デバイスに授与される。上記のようにしてデバイスが使用権を獲得した後、第1にデバイスのPCIバスが空き状態になり、まずアドレスを送出し、次にマスタデータ転送準備完了信号(以下、IRDY#信号)をアサートした後、もしくはターゲットデータ転送準備信号(以下、TRDY#信号)をアサートした後にデータ転送を行う。

●バーストデータ転送

PCIバス上では、アドレス及びデータがマルチプレクスされるので、アドレスに続き1個以上の複数のデータが転送される。このような転送をバースト転送と呼び、1度の動作で転送される複数のデータの個数をバースト転送長と呼ぶ。

●使用権の消滅

何れかのデバイスが獲得した使用権は、転送先となるターゲットデバイスからのSTOP#信号の出力により消滅する。転送停止を示すSTOP#信号は、タ

ーゲットデバイスにおいて、データ転送の準備が完了していない時やデータ転送 が継続できない時に行われる。

●使用権の再獲得

転送すべきデータが残った状態でPCIバスの使用権が消滅すると、要求元となるデバイスは、一旦データ転送を中止して、PCIバスを開放して、再びREQ出力によるバス使用権の獲得から転送動作をやり直す。STOP#信号出力によるデータ転送動作の中止をリトライ終了といい、リトライ終了による一連の転送動作のやり直しをリトライ動作と呼ぶ。

[0014]

以上の使用権獲得がPCIバスを用いた場合でのデータ転送の原則である。ここで留意すべきは、マスタデバイスからデータの授与されるターゲットデバイスにおけるバースト転送を含むデータ転送において、データ転送を中断させないようにするためには、厳守すべきクロックルールがある。以下にPCIバスのクロックルールを説明する。

●8クロックルール

バースト転送の間データがIRDY#信号、及びTRDY#信号が同時にアサートされてから33MHzの動作周波数(以下、CLKと称す)の8クロック周期内にアクセス出来ない時(STOP#信号はアサート状態)、ターゲットデバイスがディスコネクト ターミネーションを実行しなくてはならない。すべてのバスサイクルにおいてターゲット、またはターゲットとしてのブリッジにより厳守されなければならない。

●16クロックルール

ターゲットデバイスがデータ転送要求信号(以下、FRAME#信号)のアサートから16CLK信号線周期以内にシングル アクセス サイクル、またはバースト アクセス サイクルの初期アクセスを完了できない場合、ターゲットデバイスはリトライ ターミネーションを実行しなければならない(CLKの1番目の立ち上がりエッジでFRAMEがアサートされたとして、STOP#信号は、CLKの17番目の立ち上がりエッジでアサートされなければならない)。ライト アクセス サイクルの場合、ルールの制限内に、データがターゲットによ

って受け取られるか、またはリトライ ターミネーションが実行される。リード アクセス サイクルの場合、ルールの制限内に、ターゲットデバイスはデータ を送出するか、またはリトライ ターミネーションを実行しなければならない。 リトライ ターミネーションを実行するターゲットデバイスは、アクセス サイクルが繰り返されたときに、データをアクセス可能にする。

[0015]

以上が1本のPCIバスを用いた場合であるが、電気的負荷や安定性を考えると接続可能なデバイスの最大数は、5台位が限界となってしまう。それ以上にシステムの規模を拡充したい場合は、複数のPCIバス間にデータ転送制御装置を設置して、データ転送制御装置の仲介での他方のPCIバスの何れかのデバイスまたは、データ転送制御装置に接続された外部記憶媒体への読み出し及び、書き込み動作をデバイスに行わせる。

$[0\ 0\ 1\ 6\]$

データ転送制御装置の設置により拡張されたシステムにおいて、2本のPCI バス間に設置されたデータ転送制御装置に接続された外部記憶媒体へのデータ転 送をどのように仲介するか説明する。

●データ転送制御装置へのデータ読み出し

一方のPCIバスに接続された何れかのデバイスが、データ転送制御装置に接続された外部記憶媒体からのデータ読出を要求した場合、データ転送制御装置は当該要求先側のPCIバスにおける使用権獲得と、データ読出の要求とを行う一方、他方のPCIバスにおける使用権を一旦消滅させる。要求元デバイス(以下、マスタデバイス)が上記一方のPCIバスにおける使用権獲得が再度成功するまでの間に、要求先デバイス(以下、ターゲット側デバイス)からは次々とデータが読み出されてくるが、データ転送制御装置は要求先から読み出されてくるデータを内部のバッファに蓄積しておく。マスタ側デバイスが上記一方のPCIバスの使用権獲得に成功すればデータ転送制御装置はその内部のバッファに蓄えておいたデータをマスタ側デバイスに向けて順次出力する。

[0017]

以下、本発明の概要について図面を参照して説明する。

図1は本発明におけるデータ転送制御装置の構成を説明する図である。

図1において、データ転送制御装置4はPーPCIバス1a、SーPCIバス1bに接続され、PーPCIバス1a、SーPCIバス1bには、PーPCIマスタデバイス2a、SーPCIマスタデバイス2bを備え、PーPCIバス1a、SーPCIバス1bとは直接接続されていない外部記憶媒体3を備えている。また、データ転送制御装置4には、PーPCIバス側カウンタ回路5、SーPCIバス側カウンタ回路6、監視用モニタ回路7、SーPCIバスインタフェース回路8、コントローラ回路9、コントローラ回路を内蔵したPーPCIバスインタフェース回路10、スケジューラ回路11、アービタ回路12、メモリインタフェース回路13を備えている。

[0018]

P-PCIバス側カウンタ回路 5 とS-PCIバス側カウンタ回路 6 は、P-PCIでスタデバイス 2 a とS-PCIでスタデバイス 2 b からの各PCIバスのFRAME#信号がアサートされてからデータ転送完了を通知するTRDY#信号がアサートされるまでをCLKサイクル数でカウントし、TRDY#信号がアサートされるとカウンタは初期化する。また、バースト転送中のPCIバス側に対しては、TRDY#がアサートされてから次のTRDY#信号がアサートされるまでをCLKサイクル数でカウントし、TRDY#信号がアサートされる度にカウンタを初期化する。カウントしたサイクル数はスケジューラ回路 1 1 とコントローラ回路 1 1 に逐次通知される。

[0019]

監視用モニタ回路 7 は、S-PCIマスタデバイス 2 b からのアクセスを常時 監視して、FRAME#信号のアサートを検出するとS-PCIバスインタフェ -ス回路 8 からスケジューラ回路 1 1 にリクエスト S 信号 1 4 を通知する。

[0020]

S-PCIバスインタフェース回路8とP-PCIバスインタフェース回路1 0は、P-PCIバス1aとS-PCIバス1bとのインタフェースを行い、ア クセスしている状態をスケジューラ回路11に常時通知する。また、P-PCI バスインタフェース回路10はTRDY#のコントローラ回路9を内蔵しており 、コントローラ回路 9 はカウンタ回路 5 とスケジューラ回路 1 1 からのTRDY # アサートタイミングの調停を行う。

[0021]

スケジューラ回路11は、P-PCIバス側カウンタ回路5、S-PCIバス側カウンタ回路6とP-PCIインタフェース回路10、S-PCIインタフェース回路8より、アクセス中において、カウント数とアクセス状態をモニタしてアービタ回路12に現在の状態を通知する。

[0022]

アービタ回路12は、スケジューラ回路11より通知された状態を判断して、 P-PCIバスインタフェース回路10、S-PCIバスインタフェース8に対 してメモリインタフェース13へのアクセス使用権を調停する。

[0023]

メモリインタフェース回路13は、アービタ回路12でアクセス使用権を獲得したP-PCIバスインタフェース回路10または、S-PCIバスインタフェース回路8に対して、外部記憶媒体3へのアクセス使用権を与える。

(実施の形態1)

実施の形態1について図3、図4を参照して説明する。

[0024]

図3は実施の形態1におけるデータ転送制御装置の構成を説明する図である。また、図4は実施の形態1におけるデータ転送制御装置の動作を示すタイミングチャートであり、データバス幅32ビットの外部記憶媒体23にアクセスするPーPCIバス21a側、SーPCIバス21b側における各種制御信号についてのタイミングチャートを上段、下段に配置し、中段にリクエストS信号線34、リクエストP信号線35のタイミングチャートとメモリアクセスアービタとメモリアクセスの状態遷移を示し、上段のPーPCIバス側の制御信号TRDY#信号のアサートタイミングを遅らせたタイミングチャートを示した図である。

[0025]

図3,図4において、P-PCIマスタデバイス22aがデータ転送制御装置24个FRAME#信号36をアサートして、データの転送要求を行うと、P-

PCIバスインタフェース回路30がP-PCIマスタデバイス22aに対して DEVSEL#応答を行い、外部記憶媒体23に対してアクセスを開始する。1 つ目のデータの転送後、P-PCIバスインタフェース回路30は、FRAME #信号36の状態を判断して、アサート状態であることを確認した後、外部記憶 媒体23に対してバースト転送を開始する。P-PCIバス側がバースト転送に より2つ目のデータ転送を行っている時、S-PCIマスタデバイス22bから データ転送制御装置24へFRAME#信号37をアサートして、データ転送要 求が発生した場合、まず、監視用モニタ回路27がS-PCIマスタデバイス2 2bからのFRAME#信号37のアサートによるアクセスを検出すると、S-PCIインタフェース回路28はスケジューラ回路31に対して、S-PCIバ ス側へデータ転送を要求するリクエストS信号34を送る。次に、リクエストS 信号34を受けたスケジューラ回路31は、この場合、P-PCIバス側カウン 夕回路25からTRDY#がアサートされてからのCLKサイクル数が2サイク ル目、S-PCIバスカウンタ回路26からFRAME#信号がアサートされて からのCLKサイクル数が1サイクル目と通知されているので、P-PCIバス カウンタ回路25、S-PCIバスカウンタ回路26のカウントの基準となる信 号のアサートタイミング(P-PCIバス側はTRDY#信号であり、S-PC Iバス側はFRAME#信号)のうちCLKサイクル数を多く経過した方のサイ クル数であるP-PCIバス側のTRDY#信号をアサートされて経過した2ク ロックサイクル分遅らせてTRDY#信号をアサートして、S-PCIからのア クセスを行うようアービタ回路32へ通知する。次に、スケジューラ回路31か らTRDY#信号を2クロックサイクル遅らせるよう通知を受けたアービタ回路 32は、P-PCIバスインタフェース回路30に内蔵したコントローラ回路2 9に対して、TRDY#信号38を2クロックサイクル遅らせるよう通知する。 次に、P-PCIバス側のデータ転送は5クロックサイクルで完了するが、TR DY#信号38はデータ転送完了後2クロックサイクル遅れてアサートされるた め、アービタ回路32はP-PCIバス側の5クロックサイクルのデータ転送完 了を確認後、S-PCIバスインタフェース回路28に対して、S-PCIバス にアービトレーションを指示して、S-PCIマスタデバイス22bにアクセス

を許可するよう、IRDY#信号をアサートする。次に、データ転送の許可を受けたS-PCIマスタデバイス22bは、S-PCIバスインタフェース回路28とメモリインタフェース回路33を介して、外部記憶媒体23へアクセスを行う。次に、S-PCIバスインタフェース回路28は、S-PCIマスタデバイス22bからの外部記憶媒体23へのアクセス完了後、スケジューラ回路31に対しアクセス完了のTRDY#信号をアサートする。TRDY#信号のアサートを確認したスケジューラ回路31は、アービタ回路32に対してP-PCIバス側からのアクセスを再開するよう通知する。最後に、スケジューラ回路31からP-PCIバス側のアクセス再開の通知を受けたアービタ回路32は、P-PCIバスインタフェース回路30へP-PCIマスタデバイス22aに対して、アービトレーションを行い、外部記憶媒体23に対してバースト転送を再開させるよう通知する。

[0026]

このように、P-PCI側の2回目のデータ転送に対するTRDY#信号がアサートされてから8クロックサイクル以内にP-PCI側の3回目のデータ転送が終了するように、P-PCI側の2回目のデータ転送に対するTRDY#信号のアサートを遅らせることにより、P-PCI側のバースト転送が中断されず、S-PCI側のデータ転送後、続けてP-PCI側の3回目のデータ転送を行うことができるので、P-PCIバス側バースト転送中にS-PCIバス側アクセスが発生しても、高速なデータ転送を実現することができる。

(実施の形態2)

実施の形態2について図5、図6を参照して説明する。

[0027]

図5は実施の形態2におけるデータ転送制御装置の構成を説明する図である。 また、図6は実施の形態2におけるデータ転送制御装置の動作を示すタイミング チャートであり、データバス幅32ビットの外部記憶媒体43にアクセスするP -PCIバス41a側、S-PCIバス41b側における各種制御信号について のタイミングチャートを上段、下段に配置し、中段にリクエストS信号線54、 リクエストP信号線55のタイミングチャートとメモリアクセスアービタとメモ リアクセスの状態遷移を示し、上段のP-PCIバス側のバースト転送をSTO P#信号58でディスコネクトしたタイミングチャートを示した図である。

[0028]

図5. 図6において、P-PCIマスタデバイス42aがデータ転送制御装置 44~FRAME#信号56をアサートして、データ転送要求を行うと、P-P CIバスインタフェース回路50がP-PCIマスタデバイス42aに対してD EVSEL#応答を行い、外部記憶媒体43に対してアクセスを開始する。1つ のデータの転送後、P-PCIバスインタフェース回路50は、FRAME#信 号56の状態を判断して、アサート状態であることを確認した後、外部記憶媒体 43に対してバースト転送を開始する。P-PCIバス側がバースト転送を行っ ている時、S-PCIマスタデバイス42bからデータ転送制御装置44へFR AME#信号57をアサートして、データ転送要求が発生した場合、まず、監視 用モニタ同路47がS-PCIマスタデバイス42bからのFRAME#信号5 7のアサートによるアクセスを検出すると、S-PCIインタフェース回路48 はスケジューラ回路51に対して、S-PCIバス側へデータ転送を要求するリ クエストS信号54を送る。次に、リクエストS信号54を受けたスケジューラ 回路51は、現在バースト転送を行っているP-PCIバスインタフェース回路 50に対してSTOP#信号をアサートしてディスコネクトを行い、S-PCI バス41bからのアクセスを行うようアービタ回路52へ通知する。次に、スケ ジューラ回路51からSTOP#信号をアサートしてディスコネクトするよう通 知を受けたアービタ回路52は、P-PCIバスインタフェース回路50に対し て、STOP#信号をアサートしてディスクコネクトを行うよう通知する。次に 、P-PCIバスインタフェース回路50がデータ転送中にSTOP#信号58 をアサートすることによって、ディスクコネクトを行った後、アービタ回路52 はS-PCIバスインタフェース回路48に対して、S-PCIバスにアービト レーションを指示して、S-PCIマスタデバイス42bにアクセスを許可する よう、IRDY#信号をアサートする。ディスコネクトの発生でデータ転送が途 中で中断したP-PCIマスタデバイス42aは、ディスコネクト直後にデータ 転送制御装置44へFRAME#信号56をアサートしてデータ転送を要求する

。次に、データ転送の許可を受けたS-PCIマスタデバイス42bは、S-PCIバスインタフェース回路48とメモリインタフェース回路53を介して、外部記憶媒体43へアクセスを行う。次に、S-PCIバスインタフェース回路は48、S-PCIマスタデバイス42bからの外部記憶媒体43へのアクセス完了後、スケジューラ回路51に対しアクセス完了のTRDY#信号をアサートする。TRDY#信号のアサートを確認したスケジューラ回路51は、アービタ回路52に対してP-PCIバス41a側からのアクセスを再開するよう通知する。最後に、スケジューラ回路51からP-PCIバス41a側のアクセス再開の通知を受けたアービタ回路52は、P-PCIバスインタフェース回路50へP-PCIマスタデバイス42aに対して、アービトレーションを行い、外部記憶媒体43に対してバースト転送を再開させるよう通知する。

[0029]

このように、P-PCIバス側の転送がディスコネクトした直後にFRAME #信号をアサートする構成となっているので、S-PCIバス側の転送中にP-PCIバス側の転送準備をすすめることができ、S-PCIバス側の転送が終了してからP-PCIバス側の転送を開始するまでの時間を短縮することができる。したがって、P-PCIバス側バースト転送中にS-PCIバス側アクセスが発生しても、高速なデータ転送を実現することができる。

(実施の形態3)

実施の形態3について図7、図8を参照して説明する。

[0030]

図7は実施の形態3におけるデータ転送制御装置の構成を説明する図である。また、図8は実施の形態3におけるデータ転送制御装置の動作を示すタイミングチャートであり、データバス幅16ビットの外部記憶媒体63に32ビットアクセスするP-PCIバス61a側、16ビットアクセスするS-PCIバス61b側における各種制御信号についてのタイミングチャートを上段、下段に配置し、中段にリクエストS信号線74、リクエストP信号線75のタイミングチャートとメモリアクセスアービタとメモリアクセスの状態遷移を示し、上段のP-PCIバス側の制御信号TRDY#信号78のアサートタイミングを遅らせたタイ

ミングチャートを示した図である。また、データバス幅16ビットの外部記憶媒体63に対して32ビットのデータ転送を行う場合は、上位または下位16ビット分のデータを1回目のデータ転送で行い、1回目の転送完了後に残りの16ビットのデータ転送を行うものとして、また、32ビットのデータ転送に6クロックサイクル有するものとして、S-PCIバスマスタ62bからのアクセスは、16ビットアクセスであるとする。

[0031]

図 7、図 8 において、 P - P C I マスタデバイス 6 2 a がデータ転送制御装置 6 4 ヘ F R A M E # 信号 7 6 をアサートして、データ転送要求を行うと、 P ー P CIバスインタフェース回路70がP-PCIマスタデバイス62aに対してD EVSEL#応答を行い、データバス幅16ビットの外部記憶媒体63に対して アクセスを開始する。1つのデータの転送後、P-PCIバスインタフェース回 路70は、FRAME#信号76の状態を判断して、アサート状態であることを 確認した後、外部記憶媒体63に対してバースト転送を開始する。P-PCIバ ス側がバースト転送を行っている時に、S-PCIマスタデバイス62bからデ ータ転送制御装置64へFRAME#信号77をアサートして、データ転送要求 が発生した場合、まず、監視用モニタ回路67がS-PCIマスタデバイス62 bからのFRAME#信号77アサートによるアクセスを検出すると、S-PC Iインタフェース回路68はスケジューラ回路71に対して、S-PCIバス6 1b側へデータ転送要求するリクエストS信号74を送る。次に、リクエストS 信号74を受けたスケジューラ回路71は、P-PCIバス側カウンタ回路65 からTRDY#がアサートされてからのCLKサイクル数が4サイクル目、S-PCIバスカウンタ同路66からFRAME#信号がアサートされてからのCL Kサイクル数が1サイクル目と通知されているので、1つのデータ転送に要する 6クロックサイクルとP-PCIバス側のTRDY#信号がアサートされて経過 した 4 クロックサイクルの差が 6 - 4 = 2 となることにより、 2 クロックサイク ル分遅らせてTRDY#信号をアサートしてS-PCIバス61bからのメモリ アクセスを行うようアービタ回路72へ通知する。次に、スケジューラ回路71 からTRDY#信号を2クロックサイクル遅らせるよう通知を受けたアービタ回

路72は、P-PCIバスインタフェース回路70に内蔵したコントローラ回路 69に対して、TRDY#信号78を2サイクル遅らせるよう通知する。次に、 P-PCIバス側のデータ転送は6クロックサイクルで完了するが、TRDY# 信号78はデータ転送完了後2クロックサイクル遅れてアサートされるため、ア ービタ回路72はP-PCIバス61a側の6クロックサイクルのデータ転送完 了を確認後、S-PCIバスインタフェース回路68に対して、S-PCIバス にアービトレーションを指示して、S-PCIマスタデバイス62bにアクセス を許可するよう、IRDY#信号をアサートする。次に、データ転送の許可を受 けたS-PCIマスタデバイス62bは、S-PCIバスインタフェース回路6 8とメモリインタフェース回路73を介して、外部記憶媒体63に対してアクセ スを行う。次に、S-PCIバスインタフェース回路68は、S-PCIマスタ デバイス62bからの外部記憶媒体63へのアクセス完了後、スケジューラ回路 71に対しアクセス完了のTRDY#信号をアサートする。TRDY#信号のア サートを確認したスケジューラ回路71はアービタ回路72に対してPーPCI バス側からのアクセスを再開するよう通知する。最後に、スケジューラ回路71 からP-PCIバス61a側のアクセス再開の通知を受けたアービタ回路72は 、P-PCIバスインタフェース回路70へP-PCIマスタデバイス62aに 対して、アービトレーションを行い、外部記憶媒体63に対してバースト転送を 再開させるよう通知する。

[0032]

このように、P-PCI側の2回目のデータ転送に対するTRDY#信号がアサートされてから8クロックサイクル以内にP-PCI側の3回目のデータ転送が終了するように、P-PCI側の2回目のデータ転送に対するTRDY#信号のアサートを遅らせることにより、P-PCI側のバースト転送が中断されず、S-PCI側のデータ転送後、続けてP-PCI側の3回目のデータ転送を行うことができるので、P-PCIバス側バースト転送中にS-PCIバス側アクセスが発生しても、高速なデータ転送を実現することができる。

[0033]

(実施の形態4)

実施の形態4について図9、図10を参照して説明する。

図9は実施の形態4におけるデータ転送制御装置の構成を説明する図である。また、図10は実施の形態4におけるデータ転送制御装置の動作を示すタイミングチャートであり、データバス幅16ビットの外部記憶媒体83に32ビットアクセスするPーPCIバス81a側、SーPCIバス81b側における各種制御信号についてのタイミングチャートを上段、下段に配置し、中段にリクエストS信号94、リクエストP信号95のタイミングチャートとメモリアクセスアービタとメモリアクセスの状態遷移を示し、上段のPーPCIバス81a側の制御信号TRDY#信号98のアサートタイミングを遅らせたタイミングチャートを示した図である。また、データバス幅16ビットの外部記憶媒体83に対して32ビットのデータ転送を行う場合は、上位または下位16ビット分のデータを1回目のデータ転送で行い、1回目の転送完了後に残りの16ビットのデータ転送を行うものとして、また、32ビットのデータ転送に6クロックサイクル有するものとする。

$[0\ 0\ 3\ 4]$

図9,図10において、P-PCIマスタデバイス82aがデータ転送制御装置84へFRAME#信号96をアサートして、データ転送要求を行うと、P-PCIバスインタフェース回路90がP-PCIマスタデバイス82aに対してDEVSEL#応答を行い、データバス幅16ビットの外部記憶媒体83に対してアクセスを開始する。1つのデータの転送後、P-PCIバスインタフェース回路90は、FRAME#信号96の状態を判断して、アサート状態であることを確認した後、外部記憶媒体83に対してバースト転送を開始する。P-PCIバス81a側がバースト転送を行っている時に、S-PCIマスタデバイス82bからデータ転送制御装置84へFRAME#信号97をアサートして、データ転送要求が発生した場合、まず、監視用モニタ回路87がS-PCIマスタデバイス82bからのFRAME#信号97アサートによるアクセスを検出すると、S-PCIインタフェース回路88はスケジューラ回路91に対して、S-PCIバス81b側へデータ転送要求するリクエストS信号94を送る。次に、リクエストS信号94を受けたスケジューラ回路91は、P-PCIバス側カウンタ

回路85からTRDY#がアサートされてからのCLKサイクル数が4サイクル 目、S-PCIバスカウンタ回路86からFRAME#信号がアサートされてか らのCLKサイクル数が1サイクル目と通知されているので、1つのデータ転送 に要する6クロックサイクルとP-PCIバス側のTRDY#信号がアサートさ れて経過した4クロックサイクルの差が6-4=2となることにより、2クロッ クサイクル分遅らせてTRDY#信号をアサートして、S-PCIからのメモリ アクセスを行うようアービタ回路92へ通知する。次に、スケジューラ回路91 からTRDY#信号を2クロックサイクル遅らせるよう通知を受けたアービタ回 路92は、P-PCIバスインタフェース回路90に内蔵したコントローラ回路 89に対して、TRDY#信号98を2サイクル遅らせるよう通知する。次に、 P-PCIバス81a側のデータ転送は6クロックサイクルで完了するが、TR DY#信号98はデータ転送完了後2クロックサイクル遅れてアサートされるた め、アービタ回路92はP-PCIバス側の6クロックサイクルのデータ転送完 了を確認後、S-PCIバスインタフェース回路88に対して、S-PCIバス にアービトレーションを指示して、S-PCIマスタデバイス82bにアクセス を許可するよう、IRDY#信号をアサートする。次に、許可を受けたS-PC Iマスタデバイス82bは、S-PCIバスインタフェース回路88とメモリイ ンタフェース回路93を介して、外部記憶媒体83に対してアクセスを行う。次 に、S-PCIバスインタフェース回路88は、S-PCIマスタデバイス82 bからの外部記憶媒体83へ1回目の16ビット分のデータ転送完了後、スケジ ューラ回路91に対しアクセス完了のリクエストS信号94を通知して、その通 知を受けたスケジューラ回路91はアービタ回路92に対してS-PCIバス8 1b側からのアクセスをディスコネクトよう通知する。次に、スケジューラ回路 91からディスコネクト要求を受けたアービタ回路92は、S-PCIバスイン タフェース回路88にS-PCIマスタデバイス82aへ、STOP#信号をア サートしてディスコネクトさせる。また、S-PCIバスインタフェース回路8 8のSTOP#信号のアサートを確認したアービタ回路92は、P-PCIバス インタフェース回路90にP-PCIマスタデバイス82aへ、アービトレーシ ョンを行い、外部記憶媒体83に対してバースト転送を再開させる。次に、ディ

スコネクトの発生でデータ転送が中断したS-PCIマスタデバイス82bは、ディスコネクト直後にデータ転送制御装置84へFRAME#信号97のアサートしてデータ転送を要求する。また、再び、S-PCIマスタデバイス82bからFRAME#信号97のアサートによるデータ転送要求が発生した時には、上記のようにS-PCIマスタデバイス82bは外部記憶媒体83に対するアクセスを行う。次に、S-PCIバスインタフェース回路88は、S-PCIマスタデバイス82bからの外部記憶媒体83へのアクセス完了後、スケジューラ回路91に対しアクセス完了のTRDY#信号をアサートする。TRDY#信号のアサートを確認したスケジューラ回路91は、アービタ回路92に対してP-PCIバス81a側からのアクセスを再開するよう通知する。最後に、スケジューラ回路91からP-PCIバス81a側のアクセス再開の通知を受けたアービタ回路92は、P-PCIバスインタフェース回路90へP-PCIマスタデバイス82aに対して、アービトレーションを行い、外部記憶媒体83に対してバースト転送を再開させるよう通知する。

[0035]

このように、P-PCI側のデータ転送に対するTRDY#信号がアサートされてから8クロックサイクル以内にP-PCI側の次のデータ転送が終了するように、P-PCI側のデータ転送に対するTRDY#信号のアサートを遅らせることにより、P-PCI側のバースト転送が中断されず、S-PCI側のデータ転送後、続けてP-PCI側のデータ転送を行うことができるので、P-PCIバス側バースト転送中にS-PCIバス側アクセスが発生しても、高速なデータ転送を実現することができる。

[0036]

【発明の効果】

以上説明したように、本発明のデータ転送制御装置によると、P-PCIバスのバースト転送している時に、S-PCIバスが転送要求したとしても、P-PCI側のデータ転送に対するTRDY#信号がアサートされてから8クロックサイクル以内にP-PCI側の次のデータ転送が終了するように、P-PCI側のデータ転送に対するTRDY#信号のアサートを遅らせることにより、P-PC

I側のバースト転送が中断されず、S-PCI側のデータ転送後、続けてP-PCI側のデータ転送を行うことができるので、P-PCIバス側バースト転送中にS-PCIバス側アクセスが発生しても、高速なデータ転送を実現することができる。

[0037]

また、P-PCIバス側の転送がディスコネクトした直後にFRAME#信号をアサートする構成とすることにより、S-PCIバス側の転送中にP-PCIバス側の転送準備をすすめることができ、S-PCIバス側の転送が終了してからP-PCIバス側の転送を開始するまでの時間を短縮することができる。したがって、P-PCIバス側バースト転送中にS-PCIバス側アクセスが発生しても、高速なデータ転送を実現することができる。

【図面の簡単な説明】

【図1】

本発明におけるデータ転送制御装置の構成を説明する図

【図2】

従来技術におけるデータ転送制御装置の動作を示すタイミングチャート

【図3】

実施の形態 1 におけるデータ転送制御装置の構成を説明する図

【図4】

実施の形態1におけるデータ転送制御装置の動作を示すタイミングチャート

【図5】

実施の形態2におけるデータ転送制御装置の構成を説明する図

【図6】

実施の形態2におけるデータ転送制御装置の動作を示すタイミングチャート

【図7】

実施の形態3におけるデータ転送制御装置の構成を説明する図

【図8】

実施の形態3におけるデータ転送制御装置の動作を示すタイミングチャート

【図9】

実施の形態4におけるデータ転送制御装置の構成を説明する図

【図10】

実施の形態4におけるデータ転送制御装置の動作を示すタイミングチャート

【符号の説明】

- 1a P-PCIバス
- 1b S-PCIバス
- 2a P-PCIマスタデバイス
- 2b S-PCIマスタデバイス
 - 3 外部記憶媒体
 - 4 データ転送制御装置
 - 5 P-PCIバス側カウンタ回路
 - 6 S-РСІバス側カウンタ回路
 - 7 監視用モニタ回路
 - 8 S-РСІバスインタフェース回路
 - 9 コントローラ回路
- 10 P-PCIバスインタフェース回路
- 11 スケジューラ回路
- 12 アービタ回路
- 13 メモリインタフェース回路
- 14 リクエストS信号線
- 22a P-PCIマスタデバイス
- 22b S-РСІマスタデバイス
 - 23 外部記憶媒体
 - 24 データ転送制御装置
 - 25 P-PCIバス側カウンタ回路
 - 26 S-РСІバス側カウンタ回路
 - 27 監視用モニタ回路
 - 28 S-РСІバスインタフェース回路
 - 29 コントローラ回路


- 30 P-PCIバスインタフェース回路
- 31 スケジューラ回路
- 32 アービタ回路
- 33 メモリインタフェース回路
- 34 リクエストS信号線
- 35 リクエストP信号線
- 36 FRAME#信号
- 37 FRAME#信号
- 38 TRDY#信号
- 4la P-PCIバス
- 41b S-PCIバス
- 42a P-PCIマスタデバイス
- 42b S-РСІマスタデバイス
 - 43 外部記憶媒体
 - 44 データ転送制御装置
 - 47 監視用モニタ回路
 - 48 S-РСІバスインタフェース回路
 - 50 P-PCIバスインタフェース回路
 - 51 スケジューラ回路
 - 52 アービタ回路
 - 53 メモリインタフェース回路
 - 54 リクエストS信号線
 - 55 リクエストP信号線
 - 56 FRAME#信号
 - 57 FRAME#信号
 - 58 STOP#信号
- 61a P-PCIバス
- 61b S-PCIバス
- 62a P-PCIマスタデバイス

- 62b S-РСІマスタデバイス
 - 63 外部記憶媒体
 - 64 データ転送制御装置
 - 65 P-PCIバス側カウンタ回路
 - 66 S-РСІバス側カウンタ回路
 - 67 監視用モニタ回路
 - 68 S-РСІバスインタフェース回路
 - 69 コントローラ回路
 - 70 P-PCIバスインタフェース回路
 - 71 スケジューラ回路
 - 72 アービタ回路
 - 73 メモリインタフェース回路
 - 74 リクエストS信号線
 - 75 リクエストP信号線
 - 76 FRAME#信号
 - 77 FRAME#信号
 - 78 TRDY#信号
- 81a P-PCIバス
- 81b S-PCIバス
- 82a P-PCIマスタデバイス
- 82b S-РСІマスタデバイス
 - 83 外部記憶媒体
 - 84 データ転送制御装置
 - 85 P-PCIバス側カウンタ回路部
 - 86 S-РСІバス側カウンタ回路部
 - 87 監視用モニタ回路
 - 88 S-РСІバスインタフェース回路
 - 89 コントローラ回路
 - 90 P-PCIバスインタフェース回路


- 91 スケジューラ回路
- 92 アービタ回路
- 93 メモリインタフェース回路
- 94 リクエストS信号線
- 95 リクエストP信号線
- 96 FRAME#信号
- 97 FRAME#信号
- 98 STOP#信号




【図1】




[図2]




【図3】




[図4]




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



【書類名】 要約書

【要約】

【課題】 P-PCIバス側バースト転送中、S-PCIバス側アクセスが 発生しても、高速なデータ転送を実現することを目的とする。

【解決手段】 P-PCIバス1aのバースト転送している時に、S-PCIバス1bが転送要求したとしても、P-PCI側のデータ転送に対するTRDY#信号がアサートされてから8クロックサイクル以内にP-PCI側の次のデータ転送が終了するように、P-PCI側のデータ転送に対するTRDY#信号のアサートを遅らせることにより、P-PCI側のバースト転送が中断されず、S-PCI側のデータ転送後、続けてP-PCI側のデータ転送を行うことができるので、P-PCIバス側バースト転送中にS-PCIバス側アクセスが発生しても、高速なデータ転送を実現することができる。

【選択図】 図1

特願2003-056463

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 松下電器産業株式会社 名